在过去的几年中，工业界对3D技术的兴趣与日俱增，因为其更高的器件密度和更加出色的系统性能而被人们寄予厚望。在这种技术条件下，芯片会变得更薄，堆栈和互连也变得更加合理。如今，各种3D集成技术都在研发之中，根据不同的需求各自有其特点。其中的一种技术叫做3D堆栈集成电路技术（3D-SIC）,它致力于将很薄的集成电路直接堆积起来，各层之间通过具有极高密度（高达106cm-2）且穿越Si的互连线连接。3D-SIC互连技术提供了一种后道全局线互连的替代方法。这项技术的一个典型应用就是将大型的芯片内系统分割成模块堆叠系统。首先，较大的单元可以分割在多个堆栈层上（比如芯片上堆叠的存储器）。在随后的过程中，单系统中分布在不同Si层的IP模块可以通过3D-SIC技术进行互连。信号延迟、能量损耗、系统尺寸的减小以及性能的改进，都只是这项技术众多优点中的一部分。
　　总体来讲，结合了传统或者现代封装技术的大马士革结构技术和诸如金属电介质混合连接技术在3D-SIC解决方案中具有很强的代表性。IMEC的3D-SIC技术使用这样一种工艺流程，即通过单大马士革工艺实现Si层之间的铜通孔互连（TSV），这步工艺在前道和接触孔工艺之后，但位于后道金属层之前。这种工艺使得1-5μm直径的小尺寸通孔成为可能，同时使得与前道区域的阻断最小化。更进一步，这些通孔不会阻断后道互连线的区域。在后道连线完成之后，Si会被从衬底底部去除从而打开通孔，随后硅片之间会堆叠起来并使用直接的Cu-Cu互连或者Cu-介质层互连。
　　使用Cu进行穿越Si的通孔填充采用电化学方法用Cu填充TSV是制造流程中很重要的一步。用Cu进行TSV填充时需要保证没有缺陷产生，从而保证堆叠的多芯片器件中没有可靠性的问题。另外，电镀工艺的持续时间在很大程度上决定了全部的制造成本，因此需要将其最小化。过多的Cu淀积，比如在硅片顶部表面多余的铜，要尽可能的少，这是为了减少化学机械抛光(CMP)的时间。最后，对于Cu电镀液内添加剂的含量对Cu电镀机理的影响，在过去的研究中也很少被提及。
　　文章中，我们研究了两种应对上述挑战的方法。在第一种方法中，我们着力于发现电镀工艺中添加剂的作用和电流密度的影响。在第二种方法中，我们着力于减少硅片表面Cu的淀积。两种方法都得到了没有空洞的电镀Cu填充的3D通孔，同时电镀时间也大为缩短。
　　方法一：优化添加剂成分和电流密度在最理想的情况下，被电镀Cu完全填充的通孔应该没有空洞，并且有尽可能少的残留铜。从经济的角度看，填充时间最好尽可能的短。填充的结果依赖于几个因素，比如电镀时的电流密度和填充工艺中添加剂的成分。添加剂包括有机平坦剂和促进剂，它们存在于电镀液内并影响表面反应。
　　IMEC已经详细研究了添加剂成分和电流密度对Cu电镀工艺的影响。为了达到这个目的，我们在200mm硅片上使用深反应离子蚀刻设备准备了直径5μm、深度25μm的通孔。电镀实验使用具有三个可旋转磁电极的设备完成。为了研究添加剂的影响，我们准备的电解液包含0.8MCuSO4?5H2O\0.7MH2SO4,20ppm的聚乙烯乙二醇（PEG）和60ppm的Cl-(NaCl,Sigma-Aldrich)。在电解液中添加了不同含量的二硫化物作为促进剂(SPS,RaschigGmbH,Germany)，JanusGreenB(JGB,Sigma-Aldrich)作为平坦剂。
　　实验表明，当使用2ppm的SPS和10ppm的JGB时，在淀积的开始阶段需要使用高达-5mA/cm2的电流密度来保证无空洞的填充。为了减少填充时间而增加电流密度会导致通孔的底部形成空洞。这个局限性可以通过如下方法克服，即通过两个恒电流的步骤，一旦通孔的底部已经被铜部分填充，电流密度可以增加到-15mA/cm2(图1）。


　　然后，我们将不同含量的促进剂（SPS,2或者7.5ppm）和平坦剂（JGB,5、10或者15ppm）组合起来观察它们对填充工艺的影响。在使用含7.5ppmSPS和15ppm平坦剂的电解液时，我们得到了最佳的结果，即在45分钟左右的填充时间下获得了没有空洞的通孔(图2）。当使用两步恒电流操作时，填充时间可以进一步的降低至25分钟。使用商用的平坦和促进添加剂也可以得到类似的结果。在这些实验中，硅片表面淀积的电镀层厚度大约有2.5μm。



　　方法二：阻断硅片顶部表面的铜淀积降低填充时间的第二种方法是阻断铜在顶部表面的淀积。另外，当通孔的填充已经完成时，需要停止铜淀积过程，以使得多余的铜尽可能少，这有利于之后的平坦化（CMP）工艺。这样的做法进一步节省了工艺时间。
　　IMEC已经发现两种有可能抑制硅片表面铜淀积的方法。一种选择是使用微接触印刷法在表面淀积自组合单层（SAM）十八烷基硫醇（ODT）。选择这样的电镀电流密度，可使ODT分子在电镀过程中不会从表面移走。通孔完全填充之后扫描电子显微镜（SEM）图像和聚焦离子束（FIB）分析都表明，Cu大部分都淀积在3D通孔区域。在填充的通孔附近ODTSAM上可以看到成核的小块铜缺陷（图3a）。多余的铜只生长在填充的通孔上，外形像指甲一样。实验结果表明，使用物理气相淀积（PVD）淀积籽晶层，在顶部表面生长ODTSAM，然后在-5mA/cm2电流下电镀形成了无空洞填充的5μm×25μm通孔（图3b）。填充过程耗时1800s，这只有不使用ODTSAM时间的一半。


　　第二种选择是在硅片表面生长一层TaPVD薄膜，这种方法是利用Cu在Cu上和Cu在Ta上淀积时需要不同的超电势。通过选择Cu只在Cu上淀积的电势（或者电流），通孔被填充，同时硅片表面的Cu淀积被抑制。SEM和FIB分析说明了和ODTSAM表面观测到的类似现象。同样的，在顶部表面几乎没有Cu淀积，通孔被无空洞的填充，填充的铜呈指甲状。完全的填充仅耗时30分钟。这种方法的优势在于它使用了半导体制造已经采用的工艺技术。
　　结论通过电化学手段使用Cu填充穿越硅片的通孔是实现3D集成电路的决定性因素之一。这篇文章为直径5μm、深度25μm的通孔填充提出优化了的Cu电镀工艺。主要的改进在于降低无空洞填充工艺的时间（工艺成本）减少到30分钟。结果由两种方法得出。在第一种方法中，我们研究了平坦和促进添加剂以及电流密度在电镀工艺中的地位。对电镀工艺更深的了解帮助我们优化了通孔填充工艺的产能。通过使用两步的电流填充工艺，总共的填充时间减少到25分钟。在第二种方法中，通过防止顶部表面的Cu淀积，或者通过产生自组合单层十八烷基硫醇，又或者在硅片表面淀积Ta薄膜，均使填充时间减少了至少50%。使用这个方法，通孔可以在30分钟内进行完全的填充。
　　其他涉及3D技术的工艺的研究也同时在IMEC3DSIC项目中同时展开，比如Cu-Cu连接、指甲状Cu在Si内引起的应力、硅片的减薄和后续的一些工艺步骤。